Buderus-trade.ru

Теплотехника Будерус
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Счетчик с последовательным переносом

Счетчик с последовательным переносом

В счетчиках с последовательным переносом счетные импульсы подаются на вход триггера первого младшего разряда. Между собой триггеры соединены так, чтобы обеспечить переключение последующего, когда уровень напряжения предыдущего триггера переходит из высокого в низкий. Все триггеры должны работать в счетном режиме, чтобы изменять свое состояние под действием перепада каждого переключающего импульса. Перечисленным требованиям удовлетворяет схема последовательного счетчика на JK триггерах, изображенных на рисунке 1.

Рисунок 1. Схема последовательного счетчика на JK триггерах

Если в счетчике используются триггеры, переключающиеся перепадом 0/1, то вход следующего триггера нужно соединить с инверсным выходом предыдущего, на котором формируется этот перепад, когда по прямому выходу триггер переключается из единицы в ноль.

Если счетчик вычитающий, это означает, что счетные импульсы следует подавать на вход триггера младшего разряда, а между собой триггеры должны быть соединены так, чтобы обеспечить переключение последующего, когда уровень напряжения предыдущего по прямому входу переходит из низкого в высокий.

Для выполнения последнего условия счетный вход последующего триггера следует соединить с инверсным выходом предыдущего, если переключается перепадом 1/0, или с прямым, если триггеры переключаются 0/1 как показано на рисунке 2.

Рисунок 2. Схема параллельного счетчика на JK триггерах

Счетчики с последовательным переносом имеют простую структуру и обладают рядом недостатков. Один из них состоит в сравнительно низком быстродействии: к К-тому разряду переключающий сигнал проходит через (К-1) предыдущих, поэтому интервал между соседними входными импульсами должен превышать tn (n-1), где tn — время переключения триггера; n — число разрядов счетчика. Другим недостатком счетчика является то, что в ходе переключения младшие разряды счетчика принимают уже новые состояния, в то время как старшие еще находятся в прежнем, т. е. при смене одного числа другим, счетчик проходит ряд промежуточных состояний, каждое из которых может быть принято за двоичный код числа, прошедших на входе импульсов.

Когда для устройства, содержащего счетчик, указанные недостатки являются существенными, используют счетчик с параллельным переносом.

Проектирование устройств фильтрации
Неотъемлемая часть телекоммуникационных задач связана с преобразованием сигналов. Одной из основных является фильтрация, т.е. выделение или подавление определенных частот сигнала. Устрой .

Проект оконечной ОС на базе системы DX200
Современное состояние и перспективные планы развития Единой Сети Электросвязи (ЕСЭ) Российской Федерации характеризуются широким внедрением цифровых технологий и оборудования цифровых си .

Читайте так же:
Счетчик калорий во время тренировки

Разработка конструкции и технологии производства охранной сигнализации на 8 объектов
Цель курсового проекта — разработка конструкции и технологии изготовления охранной сигнализации на 8 объектов. Исходные данные для разработки: задание на курсовое проектирование, прин .

§ 2.11 Счетчики с параллельным переносом.

Счетчик с последовательным переносом отличается простотой структуры, но имеет большое время установления выходного кода: , где n – число разрядов, tк тр – время переключения триггера или разряда.

Уменьшить это время можно одновременным переключением всех триггеров или разрядов. Для этого надо использовать в счетчике синхронные триггеры и сформировать сигналы, определяющие переключение триггеров до прихода очередного синхроимпульса.

Алгоритм переключения можно получить из анализа таблицы двоичного кода, из которой видно, что переключение каждого последующего триггера по приходу очередного синхроимпульса происходит тогда, когда все предыдущие триггеры или разряды установлены, т.е. на выходах имеют единицу.

Qi,n+1 – значение i-го разряда выходного кода в (n+1)-ый момент времени

Qi,n – значение i-го разряда выходного кода в n-ый момент времени

Схемная реализация алгоритма:

При появлении единицы в предыдущем разряде срабатывает последующий, причем срабатывание всех разрядов происходит одновременно.

Число разрядов счетчика ограничивается числом входов элемента И.

Время формирования выходного кода определяется: tк max = tк mp + tподг

В таких счетчиках направление счета не зависит от типа динамического входа триггера, а зависит от используемого выхода триггера (т.е. прямой или инверсный). При прямом счетчик будет суммировать, при использовании инверсного – вычитать. Следовательно, построить реверсивный счетчик с параллельным переносом также можно включением мультиплексоров в межразрядные связи.

Для расширения разрядности счетчиков часто их строят с комбинированным переносом.

Счетчики с групповой структурой:

В таких счетчиках можно использовать:

а) последовательно-параллельный перенос

б) параллельно-последовательный перенос

в) параллельно-параллельный перенос

Разрядные схемы счетчика разбиваются на группы, внутри которых используется последовательный перенос, а между группами формируется параллельный перенос с помощью элементов И при появлении единиц во всех разрядах группы.

Время установления выходного кода в таком счетчике:

, где tподг – время переключения элемента И

При использовании параллельных переносов время установления выходного кода уменьшается за счет параллельного переноса между группами. Если же параллельный перенос использовать и внутри группы, то tк гр = tк mp.

Читайте так же:
Яндекс метрика показатели счетчиков

Примечание: в принципе, число разрядных схем в каждой группе может быть произвольным. В частности, если взять в каждой группе по одному разряду, то схема с комбинированным переносом вырождается в так называемую схему счетчика со сквозным переносом.

Переключение всех триггеров происходит одновременно. Однако для подготовки к следующему переключению должно пройти время, необходимое для последовательного формирования на выходах всех элементов И новых значений сигнала – сигнала переноса.

Это время, как и время установления выходного кода, в счетчиках с последовательным переносом зависит от длины кода, установленного в счетчике. Выигрыш по времени в счетчике со сквозным переносом достигается за счет меньшего времени переключения элемента И по сравнению со временем переключения триггера.

Счётчики с параллельным переносом

Из табл. 12.1 видно, что в суммирующем счетчике при поступлении на вход очередного счетного импульса переключаются все те триггеры, перед которыми все более младшие триггеры находились в состоянии 1, а также первый, следующий за ними (старший) погашенный триггер. Это свойство лежит в основе построения многоразрядных счетчиков с параллельным переносом между разрядами. На входе каждого триггера, кроме первого, включается конъюнктор. На входы каждого конъюнктора подаются сигналы с прямых выходов всех предыдущих триггеров и счетные импульсы (рис. 12.4, а). Такой счетчик имеет один вход и является асинхронным. Его недостатком является задержка переключения триггеров относительно среза входного импульса, обусловленная задержкой, вносимой конъюнкторами. При совместной работе такого счетчика с другими синхронными устройствами эту задержку необходимо учитывать. От указанного недостатка свободен синхронный счетчик с параллельным переносом (рис. 12.4, б). Его можно выполнить на синхронных двухступенчатых JK-триггерах. Подготовка триггеров счетчика к переключению осуществляется потенциальным сигналом СЕ (count enable — разрешение счета), который может быть сформирован с любой задержкой в пределах такта синхронизации. Переключение триггеров будет проходить строго по отрицательному фронту синхроимпульса, поступающего на вход С. Выход переноса CR используется при наращивании разрядности счетчика. Если счетчик составляется из групп, показанных на рис. 12.4, б, то выход CR (выход схемы формирования сигнала переноса) одной группы объединяется со входом СЕ следующей, более старшей группой.

Некоторые счетчики (например, К155ИЕ9) имеют по два входа разрешения (рис. 12.4, в): СЕТ (count enable trickte — разрешение переноса) и СЕР ( count enable parallel — параллельное разрешение счета). Такой счетчик получается, если фрагмент схемы рис. 12.4, б, обведенный штриховой линией, заменить фрагментом, показанным на рис. 12.4, в. Вход СЕТ разрешает формирование переноса CR. При наращивании разрядности выход CR соединяется со входом СЕТ следующей более старшей группы. Вход СЕР при наличии сигнала СЕТ разрешает переключение триггеров при поступлении синхросигнала на их входы С, которые выполнены также, как и в схеме на рис. 12.4, б. Входы СЕР всех групп можно объединить и подключить к источнику внешнего разрешающего сигнала. Если этого не требуется, то входы СЕР второй и всех следующих групп подключаются к выходу CR первой (самой младшей) группы.

Читайте так же:
Часы счетчик для плавания

Для получения вычитающих счетчиков необходимо использовать не прямые, а инверсные выходы триггеров.

Счетчики с параллельным занесением информации

В таких счетчиках имеются дополнительные входы параллельного занесения (параллельной загрузки) Di, сигналы с которых заносятся в триггеры при разрешающем сигнале на входе разрешения параллельной загрузки . На рис. 12.8 приведена схема двухразрядного суммирующего счетчика с входами параллельной загрузки D и D1. При элементы И1. И4 закрыты, на установочных входах и триггеров действуют нейтральные комбинации сигналов и счетчик работает в режиме суммирования по сигналам, поступающим на вход "+1". Если на вход разрешения параллельной загрузки подать сигнал , то элементы И1. И4 откроются, на установочные входы первого триггера поступят сигналы = , = , а на входы второго- сигналы , , под действием которых счетчик примет состояние Q1Q=D1D.

Инверсный вход сброса R служит для перевода счетчика в нулевое состояние. При R=1 на выходах элемента И2 и И4 устанавливается уровень логической 1, а на выходах элементов И1 и И3 – уровень логического 0, вследствие чего на установочных входах обоих триггеров устанавливаются комбинации сигналов , переводящие триггеры в нулевое состояние.

По подобной схеме выполнен интегральный 4-разрядный счетчик ИЕ15, имеющийся в сериях 530, К555, КР531.

Наличие входов параллельной загрузки существенно расширяет функциональные возможности счетчика, поэтому такие входы имеются у большинства интегральных счетчиков.

Счетчики с параллельным переносом информации

Элементы схемотехники цифровых устройств обработки информации

Электронные вычислительные машины выполняют арифметические и логические операции, при этом используется два класса переменных: числа и логические переменные.

Числа несут информацию о количественных характеристиках системы; над ними производятся арифметические действия.

Логические переменные определяют состояние системы или принадлежность её к определённому классу состояний (коммутация каналов, управление работой ЭВМ по программе и т.п.).

Читайте так же:
Микросхемы для микроконтроллеров счетчиков

Логические переменные могут принимать только два значения: истина и ложь. В устройствах цифровой обработки информации этим двум значениям переменных ставится в соответствие два уровня напряжения: высокий — (логическая «1») и низкий — (логический 0»). Однако в эти значения не вкладывается смысл количества.

Элементы, осуществляющие простейшие операции над такими двоичными сигналами, называют логическими. На основе логических элементов разрабатываются устройства, выполняющие и арифметические, и логические операции.

В настоящее время логические элементы (ЛЭ) выполняются с помощью различных технологий, которые определяют численные значения основных параметров ЛЭ и, как следствие, качественные показатели цифровых устройств обработки информации, разработанных на их основе. Поэтому в данном пособии схемотехнике и параметрам ЛЭ различных технологий уделено должное внимание.

1 Арифметические и логические основы ЭВМ

1.1 Арифметические основы ЭВМ

В настоящее время в обыденной жизни для кодирования числовой информации используется десятичная система счисления с основанием 10, в которой используется 10 элементов обозначения: числа 0, 1, 2, … 8, 9. В первом (младшем) разряде указывается число единиц, во втором — десятков, в третьем — сотен и т.д.; иными словами, в каждом следующем разряде вес разрядного коэффициента увеличивается в 10 раз.

В цифровых устройствах обработки информации используется двоичная система счисления с основанием 2, в которой используется два элемента обозначения: 0 и 1. Веса разрядов слева направо от младших разрядов к старшим увеличиваются в 2 раза, то есть имеют такую последовательность: 8421. В общем виде эта последовательность имеет вид:

…2 5 2 4 2 3 2 2 2 1 2 0 ,2 -1 2 -2 2 -3 …

и используется для перевода двоичного числа в десятичное. Например, двоичное число 101011 эквивалентно десятичному числу 43:

2 5 ·1+2 4 ·0+2 3 ·1+2 2 ·0+2 1 ·1+2 0 ·1=43

В цифровых устройствах используются специальные термины для обозначения различных по объёму единиц информации: бит, байт, килобайт, мегабайт и т.д.

Бит или двоичный разряд определяет значение одного какого-либо знака в двоичном числе. Например, двоичное число 101 имеет три бита или три разряда. Крайний справа разряд, с наименьшим весом, называется младшим, а крайний слева, с наибольшим весом, — старшим.

Байт определяет 8-разрядную единицу информацию, 1 байт=23 бит, например, 10110011 или 01010111 и т.д., 1 кбайт = 2 10 байт, 1 Мбайт = 2 10 кбайт = 2 20 байт.

Читайте так же:
Ключевые слова для счетчика

Для представления многоразрядных чисел в двоичной системе счисления требуется большое число двоичных разрядов. Запись облегчается, если использовать шестнадцатеричную систему счисления.

Основанием шестнадцатеричной системы счисления является число 16=2 4 , в которой используется 16 элементов обозначения: числа от 0 до 9 и буквы A, B, C, D, E, F. Для перевода двоичного числа в шестнадцатеричное достаточно двоичное число разделить на четырёхбитовые группы: целую часть справа налево, дробную — слева направо от запятой. Крайние группы могут быть неполными.

Каждая двоичная группа представляется соответствующим шестнадцатеричным символом (таблица 1). Например, двоичное число 0101110000111001 в шестнадцатеричной системе выражается числом 5C39.

Пользователю наиболее удобна десятичная система счисления. Поэтому многие цифровые устройства, работая с двоичными числами, осуществляют приём и выдачу пользователю десятичных чисел. При этом применяется двоично-десятичный код.

Двоично-десятичный код образуется заменой каждой десятичной цифры числа четырёхразрядным двоичным представлением этой цифры в двоичном коде (См. таблицу 1). Например, число 15 представляется как 00010101 BCD (Binary Coded Decimal). При этом в каждом байте располагаются две десятичные цифры. Заметим, что двоично-десятичный код при таком преобразовании не является двоичным числом, эквивалентным десятичному числу.

1.2 Логические основы ЭВМ

Раздел математической логики, изучающий связи между логическими переменными, имеющими только два значения, называется алгеброй логики. Алгебра логики разработана английским математиком Дж. Булем и часто называется булевой алгеброй. Алгебра логики является теоретической базой для построения систем цифровой обработки информации. Вначале на основе законов алгебры логики разрабатывается логическое уравнение устройства, которое позволяет соединить логические элементы таким образом, чтобы схема выполняла заданную логическую функцию.

Таблица 1 – Коды чисел от 0 до 15

Десятичное числоКоды
Двоичный16-ричныйДвоично-десятичный
0000000
1000110001
2001020010
3001130011
4010040100
5010150101
6011060110
7011170111
8100081000
9100191001
101010A00010000
111011B00010001
121100C00010010
131101D00010011
141110E00010100
151111F00010101

1.2.1 Основные положения алгебры логики

Различные логические переменные могут быть связаны функциональными зависимостями. Функциональные зависимости между логическими переменными могут быть описаны логическими формулами или таблицами истинности.

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector