Buderus-trade.ru

Теплотехника Будерус
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Синхронные двоичные счетчики

Синхронные двоичные счетчики

Максимальным быстродействием обладают синхронные двоичные счетчики с параллельным переносом. Как отмечалось выше, в синхронных двоичных счетчиках входные импульсы подаются одновременно на входы синхронизации всех триггеров. Поэтому при поступлении очередного входного импульса будут одновременно переключаться те триггеры, на счетные входы которых до прихода входного импульса поступал единичный сигнал переноса.

Для построения логической схемы, синхронного счетчика с параллельным переносом составим таблицу состояний для i-го разряда и запишем логические функции, описывающие его функционирование, в СДНФ (таблица 8).

Таблица 8 — Таблица состояний для i-го разряда синхронного счетчика с параллельным переносом

Логические аргументыЛогические функции
QiCiQi+1Ci+1
Примечания «Qi» – предыдущее состояние триггера i – го разряда; «Ci» – перенос на счетном входе триггера i – го разряда; «Qi+1» – следующее состояние триггера i – го разряда; «Ci+1» – перенос в соседний старший разряд.

. (10)

(11)

Логическая функция (10) представляет собой уравнение T-триггера, поэтому в каждом разряде счетчика следует использовать Т-триггер. Логическая функция (11) показывает, что для формирования сигналов переносов в старшие разряды следует использовать конъюнкторы.

На основании логической функции (11) составим систему логических функций для четырехразрядного синхронного двоичного суммирующего счетчика с параллельным переносом. При этом следует помнить, что в любом синхронном двоичном счетчике триггер младшего разряда работает как асинхронный Т-триггер, поэтому на его счетный вход постоянно поступает единичный сигнал переноса С:

(12)

По системе логических функций (12) построим логическую схему синхронного двоичного суммирующего счетчика с параллельным переносом (рисунок 29).

Рисунок 29 – Логическая схема четырехразрядного синхронного двоичного суммирующего счетчика с параллельным переносом

Достоинством схемы (рисунок 29) является высокое быстродействие, так как сигналы переноса в старшие разряды формируются и передаются одновременно. Время установления кода составляет величину tуст = tзд. тт, а минимальный период входных импульсов — Т­мин ≥ tзд. тт + tзд. лэ, где tзд. лэ — время средней задержки одного конъюнктора. Таким образом, быстродействие синхронного счетчика с параллельным переносом не зависит от числа разрядов n.

С ростом числа разрядов (на рисунке 29 C4 — перенос в старший разряд) реализация синхронных счетчиков затрудняется, так как требуются конъюнкторы с большим числом входов, растет нагрузка на выходы триггеров. Поэтому широкое распространение получили счетчики с групповой структурой, в которых счетчик разбивается на группы, связанные цепями межгруппового (последовательного) переноса. Внутри группы, содержащей обычно четыре разряда, организуется параллельный перенос, а между группами — последовательный (рисунок 30).

Рисунок 30 — Упрощенная логическая схема восьмиразрядного синхронного двоичного счетчика с групповым переносом

При единичном состоянии всех триггеров группы приход очередного входного сигнала создаст перенос из этой группы. Эта ситуация подготавливает межгрупповой конъюнктор (рисунок 30) к прямому пропусканию входного сигнала на следующую группу. В худшем для быстродействия случае, когда перенос происходит через все группы и поступает на вход последней, время установления определяется величиной tуст = tзд. лэ (m-1) + tзд. гр, где m — число групп; tзд. гр — время установления кода в группе.

Если уменьшить разрядность группы до единицы и использовать синхронные Т-триггеры, то получится схема синхронного счетчика с последовательным переносом (рисунок 31).

Схема относится к числу синхронных, так как все триггеры переключаются одновременно под действием входного сигнала. Однако по быстродействию эта схема существенно отличается от схемы с параллельным переносом, так как сигнал переноса передается по цепочке логических элементов И последовательно. Поэтому минимальный период входных импульсов определяется величиной: Т­мин ≥ tзд. тт + (n-2)tзд. лэ.

Рисунок 31 — Логическая схема четырехразрядного синхронного двоичного суммирующего счетчика с последовательным переносом

Читайте так же:
Nissan note сброс счетчика то

В реверсивных счетчиках (рисунок 32) в межразрядных связях используются дополнительные логические элементы И-ИЛИ и управляющий сигнал (от англ. , т.е. прямо/обратно). При единичном значении сигнала счетчик работает в режиме прямого счета, а при нулевом — обратного счета.

Рисунок 32 — Логическая схема реверсивного синхронного двоичного счетчика с параллельным переносом

В стандартных сериях цифровых интегральных схем обычно имеется несколько вариантов двоичных счетчиков, выполненных в виде четырехразрядных групп (секций). Наращивание разрядности счетчиков легко выполнять путем последовательного включения секций по цепям переноса, организации параллельно-последовательных переносов (рисунок 30) или для более сложных счетчиков с двумя дополнительными управляющими входами разрешения счета CEP и разрешения переноса CET путем организации параллельных переносов и в группах между ними [6].

В качестве примера рассмотрим УГО микросхемы счетчика ЭКР1554ИЕ18 (рисунок 33). Работа счетчика поясняется таблицей состояний (таблица 9).

Рисунок 33 – Условное графическое обозначение микросхемы счетчика ЭКР1554ИЕ18

Таблица 9 — Таблица состояний микросхемы счетчика ЭКР1554ИЕ18

ВходыВыходыРежим работы
СЕРСЕТСQ3Q2Q1Q
XXXСброс на «0»
XXD3D2D1DПредустановка
Счет (увеличение)Счет
XБез измененийХранение
X
XXX
Примечание – «Х» — произвольный уровень сигнала (0 или 1)

Особенностью синхронных двоичных счетчиков является наличие ситуаций с одновременным переключением всех его разрядов, например, для суммирующего счетчика при переходе от кодовой комбинации 11…1 к комбинации 00…0 при переполнении счетчика и выработке сигнала переноса. Одновременное переключение многих триггеров создает значительный токовый импульс в цепях питания цифровых устройств и может привести к сбою в их работе. Поэтому в БИС/СБИС программируемой логики имеется ограничение на разрядность двоичных счетчиков, например: n ≤ 16. При необходимости применения счетчика большей разрядности рекомендуется переходить к коду Грея, для которого переходы от одной кодовой комбинации к другой сопровождаются переключением всего одного триггера. Однако для получения результата счета в двоичном коде придется использовать дополнительный преобразователь кода.

Синхронные счетчики

Давайте рассмотрим четырехбитную двоичную последовательность подсчета и посмотрим, есть ли какие-либо другие шаблоны, которые предсказывают переключение бит. Схема асинхронной схемы счетчика основана на том факте, что каждый бит-переключатель происходит одновременно с тем, что предыдущий бит переключается с «высокого» на «низкий» (от 1 до 0). Поскольку мы не можем синхронизировать чередование бит на основе переключения предыдущего бита в синхронной схеме счетчика (чтобы это создавало эффект пульсации), мы должны найти еще один шаблон в последовательности подсчета, который можно использовать для запуска бит переключения:

Изучая четырехбитную двоичную последовательность счетчиков, можно увидеть еще один прогностический шаблон. Обратите внимание, что перед переходом бит все предыдущие бит являются «высокими:»

Image

Этот шаблон также может использоваться для проектирования схемы счетчика.

Синхронный счетчик «Вверх»

Если мы включим каждый триггер JK для переключения в зависимости от того, являются ли все предыдущие триггерные выходы (Q) «высокими», мы можем получить такую ​​же последовательность подсчета, что и асинхронная схема без эффекта пульсации, поскольку каждый триггер в этой схеме будет синхронизироваться точно в одно и то же время:

Image

Результатом является четырехбитовый синхронный счетчик «вверх». Каждый из триггеров более высокого порядка готов к переключению (как J, так и K входы «high»), если выходы Q всех предыдущих триггеров «высоки». В противном случае входы J и K для этого флип- флоп будет «низким», помещая его в режим «защелки», где он будет поддерживать свое текущее состояние выхода на следующем тактовом импульсе. Так как первый (LSB) триггер должен переключаться на каждый тактовый импульс, его входы J и K подключаются к V cc или V dd, где они будут «высокими» все время. Следующий триггер должен только «распознать», что выход первого триггера Q будет высоким, чтобы быть готовым к переключению, поэтому нет логического элемента AND. Тем не менее, остальные триггеры должны быть готовы к переключению только тогда, когда все младшие выходные биты «высоки», таким образом, потребность в воротах И.

Читайте так же:
Передача данных счетчика через модем

Синхронный счетчик «вниз»

Чтобы сделать синхронный счетчик «вниз», нам нужно построить схему для распознавания соответствующих шаблонов бит, предсказывающих каждое состояние переключения при подсчете. Неудивительно, что когда мы рассматриваем четырехбитную двоичную последовательность счетчиков, мы видим, что все предыдущие бит «низки» перед переключением (следуя последовательности снизу вверх):

Image

Так как каждый триггер JK снабжен выходом Q, а также выходом Q, мы можем использовать выходы Q, чтобы включить режим переключения на каждом последующем триггере, поскольку каждый Q ‘будет «высоким» каждый время, когда соответствующее значение Q является «низким»:

Image

Счетная цепь с выбираемыми режимами подсчета «вверх» и «вниз»

Следуя этой идее, мы можем построить схему счетчика с возможностью выбора между режимами подсчета «вверх» и «вниз», используя двойные линии логических элементов И, определяющие соответствующие условия бит для последовательности «вверх» и «вниз», соответственно, затем используйте логические устройства ИЛИ, чтобы объединить выходы И-выхода с входами J и K каждого последующего триггера:

Image

Эта схема не так сложна, как может показаться на первый взгляд. Входная строка управления Up / Down просто позволяет либо верхней строке, либо нижней строке логических элементов И передавать выходные сигналы Q / Q на последующие этапы триггеров. Если линия управления «Вверх / Вниз» «высока», верхние И-ворота становятся включенными, а схема работает точно так же, как первая («вверх») синхронная схема счетчика, показанная в этом разделе. Если линия управления «Вверх / Вниз» сделана «низкой», нижние И-ворота становятся включенными, и схема функционирует идентично второй («вниз» счетчику), показанной в этом разделе.

Чтобы проиллюстрировать это, приведена схема, показывающая схему в режиме подсчета «вверх» (все отключенные схемы показаны серым, а не черным):

Image

Здесь, показанный в режиме «вниз», с той же серой окраской, представляющей отключенную схему:

Image

Цепи счетчика вверх / вниз являются очень полезными устройствами. Общее применение — в управлении движением машины, где устройства, называемые поворотными датчиками вала, преобразуют механическое вращение в ряд электрических импульсов, причем эти импульсы «синхронизируют» цепь счетчика для отслеживания общего движения:

Image

Когда машина движется, она поворачивает вал энкодера, создавая и разбивая световой луч между светодиодом и фототранзистором, тем самым генерируя тактовые импульсы, чтобы увеличить счетчик цепи. Таким образом, счетчик интегрирует или накапливает общее движение вала, служащее в качестве электронного индикатора того, как далеко двигалась машина. Если все, о чем мы заботимся, отслеживает общее движение и не заботится об изменениях в направлении движения, этого будет достаточно. Однако, если мы хотим, чтобы счетчик увеличивался с одним направлением движения и уменьшался с обратным направлением движения, мы должны использовать счетчик вверх / вниз и схему кодирования / декодирования, имеющую возможность различать разные направления.

Если мы перепроектируем кодировщик, чтобы иметь два набора пар светодиодов / фототранзисторов, эти пары выровнены так, что их выходные сигналы с квадратной волной не равны 90 o друг от друга, у нас есть так называемый квадратурный выходной кодер ( слово «квадратура» просто относится к угловому разделению 90 o ). Схема обнаружения фазы может быть выполнена с триггера D-типа, чтобы отличать последовательность импульсов по часовой стрелке от последовательности импульсов против часовой стрелки:

Image

Когда энкодер вращается по часовой стрелке, квадратная волна входного сигнала «D» приведет к квадратной волне входа «C», что означает, что вход «D» будет уже «высоким», когда «C» переходит с «низкого» на «High», тем самым устанавливая триггер D-типа (делая выход Q «высоким») с каждым тактовым импульсом. «Высокий» выход Q помещает счетчик в режим счета «Вверх», и любые тактовые импульсы, полученные часами от энкодера (от любого светодиода), будут увеличивать его. И наоборот, когда энкодер меняет направление вращения, вход «D» будет отставать от входного сигнала «C», что означает, что он будет «низким», когда сигнал «C» переходит с «низкий» на «высокий», заставляя D -тип в состояние сброса (делая выход Q «низким») с каждым тактовым импульсом. Этот «низкий» сигнал подает команду счетной цепи на уменьшение с каждым тактовым импульсом от кодера.

Читайте так же:
Счетчики с gps модулем

Эта схема, или что-то очень похожее на нее, лежит в основе каждой схемы измерения положения, основанной на датчике импульсного датчика. Такие приложения очень распространены в робототехнике, управлении станком с ЧПУ и в других приложениях, связанных с измерением обратимого механического движения.

Цифровые счетчики

Счетчик — это последовательная схема. Цифровая схема, которая используется для подсчета импульсов, является известным счетчиком. Счетчик — самое широкое применение шлепанцев. Это группа триггеров с примененным тактовым сигналом. Счетчики бывают двух типов.

  • Асинхронные или пульсирующие счетчики.
  • Синхронные счетчики.

Асинхронные или пульсирующие счетчики

Логическая схема 2-битного счетчика пульсаций показана на рисунке. Триггер (T) используется. Но мы можем использовать триггер JK также с J и K, постоянно подключенными к логике 1. Внешние часы применяются к тактовому входу триггера A, а выход Q A применяется к тактовому входу следующего триггера, т.е. FF-B.

Логическая Диаграмма

Логическая схема асинхронных или пульсирующих счетчиков

операция

Как только первый отрицательный тактовый импульс будет применен, FF-A переключится и Q A будет равно 1.

Q A подключен к тактовому входу FF-B. Поскольку Q A изменилось с 0 на 1, FF-B рассматривает его как положительный фронт тактового сигнала. В Q B нет никаких изменений, потому что FF-B является FF, вызванным отрицательным фронтом.

Q B Q A = 01 после первого тактового импульса.

По прибытии второго отрицательного тактового фронта FF-A снова переключается и Q A = 0.

Изменение Q A действует как отрицательный фронт тактовой частоты для FF-B. Так что он также будет переключаться, и Q B будет 1.

Q B Q A = 10 после второго тактового импульса.

По достижении 3-го отрицательного тактового фронта FF-A снова переключается, и Q A становится 1 из 0.

Поскольку это положительное изменение, FF-B не реагирует на него и остается неактивным. Таким образом, Q B не изменяется и продолжает оставаться равным 1.

Q B Q A = 11 после третьего тактового импульса.

По достижении 4-го отрицательного тактового фронта FF-A снова переключается, и Q A становится 1 из 0.

Это отрицательное изменение Q A действует как тактовый импульс для FF-B. Следовательно, он переключается, чтобы изменить Q B с 1 на 0.

Q B Q A = 00 после четвертого тактового импульса.

Как только первый отрицательный тактовый импульс будет применен, FF-A переключится и Q A будет равно 1.

Q A подключен к тактовому входу FF-B. Поскольку Q A изменилось с 0 на 1, FF-B рассматривает его как положительный фронт тактового сигнала. В Q B нет никаких изменений, потому что FF-B является FF, вызванным отрицательным фронтом.

Q B Q A = 01 после первого тактового импульса.

По прибытии второго отрицательного тактового фронта FF-A снова переключается и Q A = 0.

Изменение Q A действует как отрицательный фронт тактовой частоты для FF-B. Так что он также будет переключаться, и Q B будет 1.

Q B Q A = 10 после второго тактового импульса.

По достижении 3-го отрицательного тактового фронта FF-A снова переключается, и Q A становится 1 из 0.

Поскольку это положительное изменение, FF-B не реагирует на него и остается неактивным. Таким образом, Q B не изменяется и продолжает оставаться равным 1.

Q B Q A = 11 после третьего тактового импульса.

По достижении 4-го отрицательного тактового фронта FF-A снова переключается, и Q A становится 1 из 0.

Это отрицательное изменение Q A действует как тактовый импульс для FF-B. Следовательно, он переключается, чтобы изменить Q B с 1 на 0.

Читайте так же:
Почему должны меня счетчики

Q B Q A = 00 после четвертого тактового импульса.

Таблица правды

Таблица истинности асинхронных или пульсирующих счетчиков

Синхронные счетчики

Если тактовые импульсы применяются ко всем триггерам в счетчике одновременно, то такой счетчик называется синхронным счетчиком.

2-битный синхронный счетчик

Входы J A и K A FF-A связаны с логикой 1. Таким образом, FF-A будет работать как триггерный триггер. Входы J B и K B подключены к Q A.

Логическая Диаграмма

Логическая схема синхронного счетчика

операция

Как только будет применен первый отрицательный фронт тактового сигнала, FF-A переключится и Q A изменится с 0 на 1.

Счетчик UP / DOWN

Верхний и нижний счетчики объединяются, чтобы получить счетчик ВВЕРХ / ВНИЗ. Вход управления режимом (M) также предназначен для выбора режима вверх или вниз. Комбинационная схема должна быть спроектирована и использована между каждой парой триггера для достижения операции вверх / вниз.

  • Тип счетчиков вверх / вниз
  • Счетчики пульсаций ВВЕРХ / ВНИЗ
  • Синхронный счетчик UP / DOWN

Счетчики пульсаций ВВЕРХ / ВНИЗ

В счетчике пульсаций UP / DOWN все FF работают в режиме переключения. Поэтому следует использовать либо T-триггеры, либо JK-триггеры. LSB триггер получает часы напрямую. Но часы для каждого другого FF получаются из (Q = Q bar) выходного сигнала предыдущего FF.

Режим счета UP (M = 0) — Выход Q предыдущего FF подключен к часам следующего каскада, если необходимо увеличить счет. Для этого режима вход выбора режима М имеет логическую 0 (М = 0).

Режим подсчета ВНИЗ (M = 1) — Если M = 1, то выход Q-бара предыдущего FF подключается к следующему FF. Это будет работать счетчик в режиме счета.

Режим счета UP (M = 0) — Выход Q предыдущего FF подключен к часам следующего каскада, если необходимо увеличить счет. Для этого режима вход выбора режима М имеет логическую 0 (М = 0).

Режим подсчета ВНИЗ (M = 1) — Если M = 1, то выход Q-бара предыдущего FF подключается к следующему FF. Это будет работать счетчик в режиме счета.

пример

3-битный двоичный счетчик пульсаций вверх / вниз.

3-битный — следовательно, требуется три FF.

ВВЕРХ / ВНИЗ — так что вход управления режимом имеет важное значение.

Для счетчика пульсаций выход Q предыдущего FF подключен к входу тактового сигнала следующего.

Для счетчика пульсаций выход Q предыдущего FF подключен к входу тактового сигнала следующего.

Для счетчика пульсаций выход Q bar предыдущего FF соединяется с тактовым входом следующего.

Пусть выбор выхода Q и Q bar предыдущего FF управляется входом управления режимом M таким образом, что, если M = 0, счет UP. Так что подключите Q к CLK. Если М = 1, счет ВНИЗ. Так что подключите Q бар к CLK.

3-битный — следовательно, требуется три FF.

ВВЕРХ / ВНИЗ — так что вход управления режимом имеет важное значение.

Для счетчика пульсаций выход Q предыдущего FF подключен к входу тактового сигнала следующего.

Для счетчика пульсаций выход Q предыдущего FF подключен к входу тактового сигнала следующего.

Для счетчика пульсаций выход Q bar предыдущего FF соединяется с тактовым входом следующего.

Пусть выбор выхода Q и Q bar предыдущего FF управляется входом управления режимом M таким образом, что, если M = 0, счет UP. Так что подключите Q к CLK. Если М = 1, счет ВНИЗ. Так что подключите Q бар к CLK.

Блок-схема

Блок-схема счетчиков Up / Down

Таблица правды

Таблица истинности счетчиков Up / Down

операция

Если M = 0 и M bar = 1, то логические элементы И 1 и 3 на рис. будет включен, тогда как логические элементы И 2 и 4 будут отключены.

Следовательно, Q A подключается к входу синхронизации FF-B, а Q B подключается к входу синхронизации FF-C.

Эти соединения такие же, как и для обычного счетчика. Таким образом, при М = 0 схема работает как счетчик с повышением частоты.

Если M = 1, то И вентили 2 и 4 на рис. включены, тогда как логические элементы И 1 и 3 отключены.

Следовательно, панель Q A подключается к тактовому входу FF-B, а панель Q B подключается к тактовому входу FF-C.

Читайте так же:
Омский цсм поверка счетчиков

Эти соединения будут производить обратный счетчик. Таким образом, при М = 1 схема работает как обратный счетчик.

Если M = 0 и M bar = 1, то логические элементы И 1 и 3 на рис. будет включен, тогда как логические элементы И 2 и 4 будут отключены.

Следовательно, Q A подключается к входу синхронизации FF-B, а Q B подключается к входу синхронизации FF-C.

Эти соединения такие же, как и для обычного счетчика. Таким образом, при М = 0 схема работает как счетчик с повышением частоты.

Если M = 1, то И вентили 2 и 4 на рис. включены, тогда как логические элементы И 1 и 3 отключены.

Следовательно, панель Q A подключается к тактовому входу FF-B, а панель Q B подключается к тактовому входу FF-C.

Эти соединения будут производить обратный счетчик. Таким образом, при М = 1 схема работает как обратный счетчик.

Счетчик модулей (Счетчик MOD-N)

2-битный счетчик пульсаций называется счетчиком MOD-4, а 3-битный счетчик пульсаций называется счетчиком MOD-8. Таким образом, в общем случае n-битный счетчик пульсаций называется счетчиком по модулю N. Где, MOD номер = 2 н .

12. Счётчики. Синхронные счетчики

Синхронные (или параллельные) счетчики представляют собой наиболее быстродействующую разновидность счетчиков. Наращивание их разрядности при соблюдении определенных условий не приводит к увеличению полной задержки срабатывания. То есть можно считать, что именно синхронные счетчики работают как идеальные счетчики, все разряды которых срабатывают одновременно, параллельно. Задержка срабатывания счетчика в этом случае примерно равна задержке срабатывания одного триггера. Достигается такое быстродействие существенным усложнением внутренней структуры микросхемы.

Вместе с тем недостатком синхронных счетчиков является более сложное управление их работой по сравнению с асинхронными счетчиками и с синхронными счетчиками с асинхронным переносом. Поэтому синхронные счетчики целесообразно применять только в тех случаях, когда действительно требуется очень высокое быстродействие, очень высокая скорость переключения разрядов. Иначе усложнение схемы управления может быть не оправдано.

Временная диаграмма работы синхронных двоичных счетчиков

Синхронные счетчики стандартных серий

Возможности применения синхронных (параллельных) счетчиков очень широки. Достаточно сказать, что они без всяких проблем могут заменить во всех схемах как асинхронные (последовательные) счетчики, так и синхронные счетчики с асинхронным (последовательным) переносом. При необходимости достижения максимального быстродействия они имеют большие преимущества по сравнению со всеми другими счетчиками. Их выходной код устанавливается одновременно при любом количестве разрядов без применения дополнительных выходных регистров (которые требовались в случае асинхронных счетчиков и синхронных счетчиков с асинхронным переносом). Сначала остановимся на методах каскадирования счетчиков. В отличие от других типов счетчиков, синхронные счетчики можно соединять различными способами, причем способ соединения различен для разного количества микросхем. В качестве примера возьмем микросхемы ИЕ17.

Объединение двух счетчиков ИЕ17

Управляемый делитель частоты с коэффициентом пересчета, задаваемым входным кодом, реализуется на синхронных счетчиках довольно просто. Сигнал переноса -CR старшего счетчика подается на вход разрешения записи –EWR. Счетчики работают в режиме обратного счета (на вход U/D подан сигнал логического нуля).

Управляемый делитель частоты

При достижении всеми счетчиками нулевого кода вырабатывается сигнал переноса -CR, переводящий счетчики в режим параллельной записи входного управляющего кода. Следующим положительным фронтом тактового сигнала С входной код записывается в счетчики. Это приводит к новому циклу счета от входного кода до нуля. Коэффициент пересчета делителя частоты равен (N+1), где N — входной код, который может принимать значения от 1 до (2n–1), где n — количество разрядов кода. Условие правильной работы делителя частоты следующее: период тактового сигнала не должен быть меньше полной задержки переноса. Длительность выходного сигнала делителя частоты равна периоду тактовой частоты.

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector