Buderus-trade.ru

Теплотехника Будерус
0 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Лабораторная работа №31

Лабораторная работа №31

Изучение различных типов счетчиков в потенциальной элементной базе, овладение методом их проектирования и отладки.

Краткие теоретические сведения:

Счетчиком называют последовательностную схему, предназначенную для выполнения микрооперации счета и хранения слов. Число разрешенных состояний счетчиков называют его периодом, модулем или коэффициентом пересчета К.

Счетчики могут быть построены на основе счетных триггеров со специальными межразрядными связями, на основе сдвигающих регистров (кольцевые счетчики) и на основе многоустойчивых элементов. В данной работе рассматриваются счетчики двух первых типов.

Основными временными характеристиками счетчиков являются: — максимальная частота поступления счетных сигналов; — время перехода счетчика из одного состояния в другое.

Счетчики со специальными межразрядными связями классифицируются по различным признакам.

По характеру микрооперации счета счетчики подразделяются на суммирующие, вычитающие и реверсивные.

При поступлении очередного счетного сигнала содержимое суммирующего счетчика увеличивается на 1, а вычитающего — уменьшается на 1. Реверсивный счетчик может выполнять как микрооперацию суммирования, так и микрооперацию вычитания, в зависимости от значения сигнала на управляющем входе (например, при выполняется суммирование, а при — вычитание).

В зависимости от основания системы счисления, в которой осуществляется микрооперация счета, различают двоичные счетчики, двоично-пятеричные, двоично-десятичные и т. д.

Счетчики классифицируются и по схемным признакам. Для построения счетчиков в потенциальной элементной базе применяются преимущественно синхронные триггеры с внутренней задержкой, что позволяет использовать на один разряд двоичного счетчика один триггер.

По способу организации цепей переноса (заема) между разрядами счетчики подразделяются на следующие типы: с последовательным переносом; со сквозным переносом; с параллельным переносом; с групповым переносом.

В счетчиках с последовательным переносом перенос (заем) в соседний старший разряд формируется только после переключения триггера в предыдущем разряде, т. е. триггеры переключаются не одновременно. При проектировании таких счетчиков возникают трудности, связанные с необходимостью анализа не только логического уровня сигналов, формирующихся в схеме, но и моментов изменения уровней сигналов. На рис. 1а представлена функциональная схема -разрядного суммирующего счетчика с последовательным переносом, построенного на синхронных -триггерах, которые переключаются по отрицательному перепаду тактирующего сигнала. Временная диаграмма изменения сигналов на выходах (, без учета времени переключения триггеров) показана на рис. 1б.

Рисунок 1а — Функциональная схема -разрядного суммирующего счетчика

Рисунок 1б — Временная диаграмма изменения сигналов на выходах

В счетчиках с параллельным переносом аргументами функций переносов для каждого разряда являются только сигналы на выходах триггеров соответствующих разрядов. Переносы для всех разрядов счетчика формируются одновременно (при условии, что все логические элементы в схеме имеют одинаковое время переключения).

Цепи сквозного переноса организуются таким образом, чтобы функция переноса -го разряда счетчика являлась аргументом функции переноса -го разряда. В этом случае сигналы переносов для каждого разряда формируются поочередно, начиная с младших разрядов счетчика. Счетчики со сквозным переносом требуют меньшего числа входов логических элементов для организации цепей переноса, но уступают счетчикам с параллельным переносом в быстродействии.

В счетчиках с групповым переносом разряды разбиваются на группы (например, разрядов разбиваются па групп). В пределах одной группы обычно организуется параллельный перенос, а между группами — последовательный или сквозной. По такому принципу строятся и счетчики для систем счисления с основанием K > 2. В этом случае роль групп выполняют K-ичные разряды.

Если микрооперация счета выполняется в двоично-кодированной системе счисления (двоично-пятеричной, двоично-десятичной и т. д.), то для построения одного разряда счетчика необходимо не менее двоичных триггеров. Например, для построения одного разряда десятичного счетчика требуется не менее 4-двоичных триггеров. Таким образом, один разряд K-ичного счетчика представляет собой двоичный счетчик с коэффициентом пересчета K, который выполняет микрооперацию счета в соответствующем коде.

Если микрооперация счета выполняется в канонической двоичной системе счисления (в однородной позиционной двоичной системе счисления с естественным порядком весов), то такой счетчик называют счетчиком с естественным порядком счета.

1. На синхронных JK-триггерах и элементах И разработать схемы суммирующего, вычитающего и реверсивного счетчиков со сквозным переносом и естественным порядком счета по модулю 16.

2. Используя синхронные T-триггеры и элементы ИЛИ-НЕ, построить суммирующий, вычитающий и реверсивный счетчики с параллельным переносом и естественным порядком счета по модулю 16.

3. Построить суммирующий и вычитающий счетчики с групповым переносом, содержащие по четыре -разрядные группы триггеров (по схеме группы триггеров обозначить прямоугольником). В суммирующем счетчике перенос между группами параллельный, а в вычитающем — сквозной. Для реализации цепей переноса использовать элементы И. Записать переключательные функции для выходов групп триггеров, подключенных к цепям распространения переносов.

4. Для суммирующих счетчиков, полученных при выполнении пунктов 1, 2 и 3 задания, построить временные диаграммы работы с учетом задержки сигналов на логических элементах ( и ) и времени переключения триггеров (). На основании диаграмм определить для каждого счетчика параметры и .

Читайте так же:
Счетчик псч класса точности 1

5. Используя JK-, T- и D-триггеры, а также элементы ЗИ-НЕ, построить счетчик с периодом, указанным в табл. 6, где , , …, — шесть младших двоичных разрядов номера варианта задания. Обеспечить минимальную сложность КС выбором соответствующего типа триггера.

Счетчик с групповым переносом

Для повышения быстродействия счетчиков с большим количеством разрядов применяют схемы с групповым переносом.

В схеме на рис. 10.10 принято, что внутри группы [1: К] разрядов перенос организован последовательным способом, а

между группами – параллельным. Полное количество разрядов в счетчике n =КL, где К – число разрядов в группе, L- количество групп.

τp – время формирования группового переноса или переноса между разрядами.

Время регистрации счетчика Трег = τp (K + L – 1).

Рис. 10.10. Двоичный счетчик с групповым переносом

Двухтактный регистр сдвига вправо на R–S- триггерах

Схема на рис. 10.1 построена на синхронизируемых R–S- триггерах. Каждый разряд регистра сдвига включает в себя два одноступенчатых R–S- триггера. Режим сдвига может также рассматриваться как процесс ввода информации в регистр в последовательном коде парафазным способом через входные контакты Р[0]. В данной схеме, кроме того, предусмотрен ввод информации в параллельном коде однофазным способом. Для этой цели сначала все триггеры устанавливаются сигналом ГШ в нуль, а затем сигналом ПР устанавливаются в “1” в соответствии со значением кода W[1:2].

Рис. 10.1.Схема регистра сдвига вправо на один разряд

Составим МОДИС- модель для схемы на рис.10.1.

‘ЗАВИСИМ’ Q [1:2], РГ [1:2];

‘ИНЕЗАВ‘ ГШ, СДВ, ПР;

Q [1] ’:=‘ ‘ЕСЛИ’ ( ПР * W[1] + СДВ + ГШ) > 1 ’ТО’ ↑

‘ИНЕСЛИ’ ПР * W[1] ‘ТО’ 1

‘ИНЕСЛИ’ СДВ ‘ТО’ РГ[0]

РГ [1] ’:=‘ ‘ЕСЛИ’ IСДВ ‘ТО’ Q[1]

РГ [1:2] ‘:=‘ ‘ЕСЛИ’ ГШ ‘ТО’ 0

‘ИНЕСЛИ’ ПР ‘ТО’ W[1:2]

‘ИНЕСЛИ’ СДВ ‘ТО’ ‘СДВПР’ 1

Рис. 10.2. Временная диаграмма работы регистра сдвига

Триггеры первой ступени Q[1:2] управляются передними фронтами импульсов сдвига, а триггеры второй ступени РГ[1:2] — задними фронтами этих же импульсов (рис.10.2).

Рис. 10.3. УГО регистра сдвига на двухтактных R-S- триггерах

Поэтому, как видно из временной диаграммы, моменты срабатывания триггеров 2-й ступени запаздывают на 0,5 такта.

На схеме (рис.10.1) сдвиг информации реализуется двухфазным способом. УГО регистра сдвига показано на рис. 10.3.

Реверсивный счетчик

Реверсивный счетчик обеспечивает, как суммирование, так и вычитание импульсов из содержимого счетчика.

Существуют две основные структуры реверсивных счетчиков:

1) на вход схемы подается одна последовательность входных импульсов, но в каждый момент времени известен ее знак или режим работы счетчика,

2) на вход реверсивного счетчика поступают две последовательности импульсов с разными знаками.

Схема, представленная на рис. 10.11, соответствует первой структуре. На вход схемы поступает одна последовательность сигналов. Триггер знака ТЗн определяет режим работы счетчика.

Рис. 10.11. Реверсивный счетчик

В режиме сложения формируется входной сигнал с положительным знаком и последовательность переносов

в режиме вычитания — последовательность заемов

таким образом, на входе первого триггера Q1 появляются две последовательности сигналов с разными знаками, что соответствует второй структуре. На рис.10.12 показано УГО реверсивного счетчика этого типа.

Составим МОДИС-описание схемы счетчика, примем, что он состоит из восьми разрядов.

Q1 ‘:=‘ ‘ЕСЛИ’ Р0 V Z0 ‘ТО’ IQ1 ‘ИНАЧЕ’ Q1 ;

P1 ‘:=‘ Q1 * P0; Z ‘:=’ IQ1 * Z ;

Q [1:8] ’:=‘ ‘ЕСЛИ’ ТЗн * X0 ‘ТО’ Q[1:8] + 1

‘ИНЕСЛИ’ IТЗн * X0 ‘ТО‘ Q[1:8] – 1

Рис. 10.12. УГО реверсивного счетчика

Дешифраторы

Дешифратор — ФУ, который предназначен для декодирования (определения) состояния регистров или счетчиков, т.е. преобразования двоичного или иного кода в единичный позиционный код.

На рис.10.15 показано объединение регистра и дешифратора в одну схему.

Рис. 10.15. Объединение регистра и дешифратора

Составим МОДИС-описание логической схемы дешифратора для трехразрядной двоичной переменной X.

D0 ‘:=‘ IX0 * IX1 * IX2 * IX3;

D1 ‘:=‘ X0 * IX1 * IX2 * IX3;

D15 ‘:=‘ X0 * X1 * X2 * X3;

Дешифраторы бывают одноступенчатые (рис.10.16), двухступенчатые и многоступенчатые.

10.4.1. Одноступенчатый дешифратор

Рис. 10.16. Принципиальная схема одноступенчатого дешифратора

Сложность логической схемы (ЛС) дешифратора оценивается по суммарному количеству входов всех логических элементов, входящих в его состав. Для одноступенчатого дешифратора

M = n — количество входов ЛС.

n –количество разрядов в двоичном коде.

Если n =10, то M = 10 ∙1024 = 104.

10.4.2. Двухступенчатый дешифратор

Допустим, что на входе дешифратора функция шести переменных

Запишем логическое выражение для одного из выходов дешифратора в виде конъюнкции от шести переменных X [0: 5]. Затем с помощью круглых скобок представим его в виде произведения двух конъюнкций от трех переменных. Таким же образом нужно записать выражения для всех остальных выходов дешифратора

Первая конъюнкция в круглых скобка представляет собой один из выходов одноступенчатого дешифратора функции трех переменных X [0 :2], вторая конъюнкция — соответственно от переменных X [3 :5]. Произведение двух этих конъюнкций в круглых скобках представляет собой вторую ступень дешифратора. Соответствующая логическая схема двухступенчатого дешифратора представлена в виде фрагмента на рис. 10.17.

Читайте так же:
Счетчик импульсный выход оптический

Подсчитаем суммарное количество входов логических схем для двухступенчатого дешифратора. На рис. 10.17 имеются два дешифратора первой ступени, каждый из них на три входных

переменных, и один дешифратор второй ступени, который объединяет оба дешифратора первой ступени.

М2ст = ( n/2*2*n/2)*2+2*2n = n*2n/2 + 2n+1

Рис. 10.17. Двухступенчатый дешифратор

При очень большом количестве разрядов строятся многоступенчатые дешифраторы.

Качество дешифраторов характеризуется, кроме того, быстродействием.

— задержка логического элемента “И”.

Временное запаздывание одноступенчатого дешифратора , двухступенчатого — .

При проектировании дешифратора необходимо выбрать некоторый оптимум между сложностью аппаратуры и временной задержкой, которую он вносит в систему.

Аналогично можно построить и двоично-десятичный дешифратор (рис.10.18).

Рис. 10.18. УГО двоично-десятичного дешифратора

Мультиплексор

Мультиплексор — ФУ, обеспечивающий передачу данных с одного из нескольких входов на выход в зависимости от значения управляющего сигнала.

Рис. 10.21. УГО мультиплексора

На рис. 10.21 показано УГО, а на рис. 10.22 представлена логическая схема мультиплексора, а также обозначены его входы.

F ’:=‘ ‘ЕСЛИ’ D1 ‘ТО’ X1

‘ИНЕСЛИ’ D2 ‘ТО’ X2

‘ИНЕСЛИ’ Dn ‘ТО’ Xn

Рис. 10.22.Функциональная схема мультиплексора

Демультиплексор

Демультиплексор – ФУ, который обеспечивает передачу входного сигнала на один из нескольких выходов в зависимости от значения управляющего сигнала. Функциональная схема и УГО демультиплексора показаны на рис.10.23 и 10.24.

Мультиплексор и демультиплексор используются в составе различных цифровых устройств для преобразования параллельных кодов в последовательные и обратно.

Рис. 10.23. Функциональная схема демультиплексора

Рис. 10.24. УГО демультиплексора

Полусумматор одноразрядный

Полусумматор одноразрядный – это логическая схема, обеспечивающая суммирование двух двоичных цифр.

П = а & b V a & b = а b = М2( a,b)

М2( a,b) — сумма по модулю 2

q – перенос q = а & b.

аbПq

В табл. 10.4 представлена ТИ полусумматора, и в соответствии с этой таблицей составлены логические функции для полусуммы (П) и переноса (q).

Рис. 10.25. УГО сумматора по модулю 2

Также показаны УГО сумматора по модулю 2 (рис.10.25) и УГО полусумматора, выполняющего функцию сложения двух двоичных

цифр (рис. 10.26). Как следует из табл. 10.4, если а = в,

то М2( a,b)=0, т.е. сумма четна. Если же а≠в, то М2( a,b)=1 , т.е. нечетна.

Рис. 10.26. УГО полусумматора

Могут быть построены логические схемы полусумматоров комбинационного типа (рис. 10.27) и накапливающего типа (рис. 10.28).

Рис. 10.27. Логическая схема комбинационного полусумматора

Накапливающий полусумматор строится на основе триггера со счетным входом. На рис. 10.28 триггер выполняет функцию полусуммирования. Если на счетный вход подать в после-довательном коде многоразрядную двоичную переменную

Суммирующий синхронный счетчик

В наше время проявляется тенденция к бурному развитию цифровой электроники. Курсовая работа предполагает рассмотрение и разработку такого устройства цифровой электроники как суммирующий синхронный счетчик.

Счетчики получили очень широкое распространение в самых различных отраслях промышленности, в быту, в повседневной жизни, потому что они являются многофункциональными устройствами.

Эти устройства используются не только для подсчета импульсов, поданных на вход, но и для деления входной частоты с заданным коэффициентом деления.

Актуальность проектирования подобного вида устройств заключается в том, что они обладают высоким быстродействием, приемлимой помехоустойчивостью, низкой потребляемой мощностью, относительно низкой стоимостью.

Счетчики могут применяться в качестве счетчиков каких-либо изделий на производстве, в роли счетчика частиц (например, фотонов) и даже в самых обыкновенных электронных часах используются счетчики.

Счетчиком называется устройство, предназначенное для подсчета числа импульсов, поданных на вход. Число разрешенных состояний счетчика называют его модулем или коэффициентом счета Ксч.

Используется множество различных вариантов счетчиков: асинхронный и синхронный; двоичные и десятичные; однонаправленные (с увеличением счета) и двунаправленные (с увеличением или уменьшением счета), называемые реверсивными, с постоянным или переключаемым коэффициентом деления. Основа любого счетчика является линейка из нескольких триггеров. Между триггерами могут быть введены дополнительные обратные связи, позволяющие получить любой коэффициент деления, а не только равный 2n. Например, счетчик, состоящий из четырех триггеров, может иметь максимальный коэффициент деления 24=16.

Для четырехтриггерного счетчика минимальный выходной код — 0000, максимальный — 1111, а при коэффициенте деления КД=10 выходной счет останавливается при коде 1001=9.

Следовательно, удобно выпускать четырехтригерные счетчики в двух вариантах: двоичном и десятичном. Расширить функции счетчиков можно, видоизменяя их цепи управления и вводя дополнительные связи между триггерами.

Основными временными характеристиками счетчиков являются максимальная частота поступления счетных импульсов fсч и время перехода из одного состояния в другое.

По характеру операций счета счетчики делятся на суммирующие, вычитающие и реверсивные. В зависимости от основания системы счисления, в которой осуществляется счет, они могут быть двоичными, двоично-десятичными, двоично-пятеричными и т.д. По схемным признакам счетчики могут быть асинхронными и синхронными.

В асинхронных счетчиках на тактирующие входы синхронных триггеров или на информационные входы асинхронных триггеров информация поступает с выходов соседних триггеров, поэтому триггеры в таких схемах срабатывают не одновременно, а последовательно, друг за другом. В синхронных счетчиках все триггеры переключаются одновременно под действием общего синхронизирующего сигнала, поступающие на тактирующие входы всех триггеров одновременно.

Читайте так же:
Как оспорить общедомовой счетчик

По способу организации цепей переноса они делятся на схемы с последовательным, параллельным и групповым переносом.

В счетчиках с последовательным переносом перенос в соседний старший разряд формируется только после переключения триггера в предыдущем разряде. Их быстродействие определяется суммой времен установления (задержки) триггеров всех разрядов.

В счетчиках с параллельным переносом аргументами функций переносов для каждого разряда являются только сигналы на выходах триггеров соответствующих сигналов, причем переносы для всех разрядов счетчика формируются одновременно. Их быстродействие определяется временем установки одного триггера и одной комбинационной схемы независимо от числа разрядов счетчика.

Цепи сквозного переноса организуются таким образом, чтобы функция переноса i-го разряда счетчика являлась аргументом функции переноса (i+1)-го разряда. В этом случае сигналы переносов для каждого разряда формируются поочередно, начиная с младших разрядов счетчика. Счетчики со сквозным переносом требуют меньшего числа логических элементов для организации цепей переноса, но уступают счетчикам с параллельным переносом в быстродействии. Их быстродействие определяется в худшем случае переключением n логических схем в цепях сквозного переноса и одного триггера (n — число разрядов счетчика).

Если счет выполняется в канонической двоичной системе счисления (в однородной позиционной двоичной системе счисления с естественным порядком весов), то такой счетчик называют с естественным порядком счета. Коэффициент счета при этом может быть Ксч≤2n, но независимо от его значения счет выполняется от 0 до Ксч.

Если счет выполняется в неканонических системах (например, символических, с искусственным порядком весов и т.д.), то порядок счета считается искусственным (произвольным).

В счетчиках Ксч ≠2n и произвольным порядком счета наиболее часто применяются схемы с принудительным насчетом и с начальной установкой.

Счетчики, выполненные в виде отдельных функциональных узлов, имеются в составе многих серий микросхем. Номенклатуру счетчиков отличает большое многообразие. Многие из них обладают универсальными свойствами и позволяют управлять коэффициентом и направлением счета, вводить до начала цикла исходное число, прекращать по команде счет, наращивать число разрядов и т.п.

В ряде случаев, однако, может возникнуть необходимость в счетчике с нетиповыми характеристиками. Такие счетчики синтезируются из отдельных триггеров и логических элементов.

Простейший двоичный счетчик может быть реализован путем последовательного соединения счетных Т-триггеров (рис. 1.1).

Рисунок 1.1 — Двоичный суммирующий счетчик с последовательным переносом

При построении временных диаграмм учитывалось, что каждый триггер изменяет свое состояние по спадающему фронту «1-0» на своем синхровходе. Логические уровни на выходах триггеров соответствуют двоичным числам, которые возрастают с приходом каждого входного импульса. Это объясняет название: «суммирующий двоичный счетчик».

Из временных диаграмм следует, что частота на выходе каждого триггера уменьшается в два раза. Поэтому двоичные счетчики называют также делителями частоты. Общий коэффициент деления равен:

,

где: n — количество последовательно включенных триггеров.

На основе Т-триггеров можно построить вычитающий двоичный счетчик, если на вход следующего триггера подавать сигналы с инверсного выхода предыдущего триггера. Вычитающий двоичный счетчик можно реализовать также по схеме на рис.1.2, если использовать Т-триггеры, управляемые восходящим фронтом «0-1».

Рисунок 1.2-Вычитающий двоичный счетчик с последовательным переносом

Логические уровни на выходах триггеров (см. временные диаграммы на рис.1.3) соответствуют двоичным числам, которые уменьшаются с приходом каждого входного импульса. Из нулевого состояния счетчик переходит — в максимальное (для четырехразрядного счетчика — это код 15).

На рис. 1.4 приведен фрагмент реверсивного счетчика. Этот счетчик может работать как суммирующий при подаче на управляющий вход «D/

U» низкого логического уровня или как вычитающий, если подать на управляющий вход высокий логический уровень.

Рисунок 1.3 — Временные диаграммы двоичного вычитающего счетчика

Переключение режимов реверсивного счетчика осуществляется мультиплексорами «2 на 1».

В большинстве случаев счетчики имеют цепи установки всех триггеров в исходное состояние.

Рисунок 1.4-Реверсивный двоичный счетчик с последовательным переносом

Общим недостатком всех счетчиков с последовательным переносом (в литературе встречается также название «асинхронные счетчики») являются большие и неравномерные задержки распространения входного сигнала до всех выходов триггеров. Особенно большие задержки распространения сигнала заметны на выходе последнего триггера.

Если выходные логические уровни триггеров подать на входы дешифратора, то на выходах дешифратора будут заметны «ложные импульсы» (за счет эффекта гонок) длительностью до 12*tз и более.

Для выравнивания временных задержек всех триггеров применяют счетчики с параллельным переносом (рис.1.5), которые называются также «синхронными счетчиками», потому что входной сигнал С подают параллельно на синхровходы всех триггеров.

Рисунок 1.5-Двоичный суммирующий счетчик с параллельным переносом

Синхронный счетчик реализован на J-K-триггерах, имеющих по три входа J и три входа К, объединенных логической операцией конъюнкции.

Временные диаграммы этого счетчика такие же, как на рис.1.3. Первый триггер работает в счетном режиме. Для этого на его входы J и K постоянно поданы уровни логической «1».

Читайте так же:
Трехтарифный счетчик тарифы мосэнерго 2016 по времени

Второй триггер изменяет (инвертирует) свое состояние по фронту «1-0» входного сигнала только при единичном уровне на выходе Q1.

Третий триггер изменяет свое состояние по фронту «1-0» входного сигнала С только при единичных уровнях на выходах первого и второго триггера. Четвертый триггер изменяет свое состояние, когда три первых триггера находятся в единичном состоянии. Поэтому на входы J, K последнего триггера поданы выходные сигналы первых трех триггеров.

Все триггеры могут изменять свои состояния только одновременно по фронту «1-0» входного сигнала. Поэтому задержки распространения сигналов на всех выходах будут примерно равны (если не считать технологический разброс параметров триггеров). Такой счетчик обладает минимальными задержками распространения сигналов от входа С ко всем выходам и поэтому — максимальным быстродействием.

Лучшие статьи по информатике

Проект цифрового печатного узла, выполняющего функцию стабилизации напряжения
Производство цифровых устройств электронной аппаратуры в настоящее время находит все более широкое применение во многих областях народного хозяйства и в зна .

Проектирование типовых электронных схем
Разработка любого радиоэлектронного устройства в настоящее время остается в значительной степени не техникой, а искусством . Однако за полвека развития пол .

Часы–будильник с матричным светодиодным индикатором
Данная тема курсового проекта «Часы — будильник с матричным светодиодным индикатором. Схема индикации» была предложена цикловой комиссией специальности 2301 .

Программа дисциплины по кафедре Вычислительной техники Cхемотехника ЭВМ

Разработать 12-ти разрядный регистр сдвига вправо на один разряд с дешифратором на выходе. Ввод информации в последовательном и в параллельном кодах через 4-х контактный разъем.

Разработать реверсивный регистр сдвига с установкой в ноль. Ввод информации в параллельном и последовательном кодах. При вводе информации в последовательном коде предусмотреть контроль по модулю 2. Число разрядов – 17, в том числе один контрольный.

Разработать двоичный синхронный счетчик с групповым переносом на 32 разряда. Предусмотреть установку в нуль. Вывод на 8-ми контактный разъем.

Разработать двоично-десятичный счетчик в коде 8-4-2-1. Ввод информации в число-импульсном коде. Предусмотреть установку в нуль. Размерность 4 декады. Вывод на разъем в десятичном коде, подекадно.

Разработать двоично-десятичный счетчик в коде 5-2-1-1, размерность 4 декады. Ввод информации в число-импульсном коде. Предусмотреть установку в нуль. Вывод на разъем в десятичном коде, подекадно.

Разработать двоично-десятичный счетчик в коде 4-2-2-1, размерность 4 декады. Ввод информации в число-импульсном коде. Предусмотреть установку в нуль. Вывод на разъем в десятичном коде, подекадно.

Разработать двоично-десятичный счетчик в коде 3-3-2-1, размерность 5 декад. Ввод информации в число-импульсном коде. Предусмотреть установку в нуль. Вывод на разъем в десятичном коде, подекадно.

Разработать 16-ти разрядный регистр сдвига вправо на 2 разряда, предусмотреть ввод информации в параллельном коде. Выдача данных через 4-х контактный разъем.

Разработать реверсивный двоичный счетчик (N=31) с параллельной загрузкой информации. Выдача информации через разъем побайтно. 32 разряд – контрольный «по чётности».

Разработать 24-х разрядный регистр сдвига влево на 2 разряда, с параллельным приемом информации. Предусмотреть контроль «по нечётности» при выдаче информации в параллельном коде.

Разработать 16-ти разрядный регистр сдвига вправо на 2 разряда, с вводом информации в параллельном коде через 4-х контактный разъем. На выходе регистра – дешифратор.

Разработать двоичный реверсивный счетчик (N=16), с установкой в нуль, ввод информации в параллельном коде через 4-х контактный разъем. На выходе счетчика – дешифратор.

Разработать двоичный 36-ти разрядный сумматор параллельного действия. Проверить правильность операции суммирования на основе контроля по модулю 2. Сумму выдать на 4-х контактный разъем.

Разработать двоичный вычитающий счетчик с групповым переносом (N=32). Предусмотреть ввод информации в последовательно-параллельном коде через 8-ми контактный разъем.

Разработать параллельный сумматор в двоично-десятичном коде 8-4-2—1. Размерность – 4 декады. Вывод подекадно через 4-х контактный разъем.

Разработать параллельный вычитатель в двоично-десятичном коде 8-4—2-1. Размерность – 4 декады. Выдача результата через 8-ми контактный разъем.

Разработать преобразователь параллельного 32-х разрядного двоичного кода в последовательность параллельных байтов для передачи по каналу связи. Каждый байт дополняется контрольным разрядом «по нечетности».

По каналу связи передается 9-ти разрядный параллельный двоичный код, причем 9-й разряд является контрольным «по нечетности». Принять последовательность байтов в 32-х разрядный регистр. Сигнализировать о наличии или отсутствии ошибки.

Разработать устройство для ввода данных с десятичной клавиатуры в регистр в параллельном коде 8-4-2-1. Размер регистра – 5 декад. Вывод через 4-х контактный разъем.

Разработать устройство для ввода данных с десятичной клавиатуры в регистр в параллельном двоично-десятичном коде 5-2-1-1. Размер регистра – 4 декады. Вывод через 8-ми контактный разъем.

Разработать устройство для ввода данных с десятичной клавиатуры в регистр в параллельном двоично-десятичном коде 4-2-2-1. Размер регистра – 5 декад. Вывод через 4-х контактный разъем.

Читайте так же:
Что такое тахеометрический счетчик

Разработать устройство для ввода данных с десятичной клавиатуры в регистр в параллельном двоично-десятичном коде 3-3-2-1. Размер регистра – 6 декад. Вывод через 8-ми контактный разъем.

Разработать параллельный сумматор в двоично-десятичном коде 8-4-2—1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

Разработать реверсивный 24-х разрядный регистр сдвига. Ввод информации в последовательно-параллельном коде через 4-х контактный разъем. Выдача информации в последовательном «старт-стопном» коде с контролем «по четности».

Разработать двоичный 16-ти разрядный вычитатель параллельного действия с последовательным переносом. Проверка правильности выполнения операции вычитания с помощью контроля по модулю 2.

Разработать двоичный суммирующий счетчик с групповым переносом (N=40). На входе – число-импульсный код. Ввод информации в последовательно-параллельном коде через 8-ми контактный разъем.

Разработать параллельный вычитатель в двоично-десятичном коде 8-4—2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

Разработать специализированный блок вычисления функции tg ( x ) в двоично-десятичном коде 8-4-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

Разработать специализированный блок вычисления функции tg ( x ) в двоично-десятичном коде 4-2-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

Разработать специализированный блок вычисления функции ctg ( x ) в двоично-десятичном коде 8-4-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

Разработать специализированный блок вычисления функции ctg ( x ) в двоично-десятичном коде 4-2-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

Разработать специализированный блок вычисления функции log ( x ) в двоично-десятичном коде 8-4-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

Разработать специализированный блок вычисления функции log ( x ) в двоично-десятичном коде 4-2-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

Разработать специализированный блок вычисления функции exp ( x ) в двоично-десятичном коде 8-4-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

Разработать специализированный блок вычисления функции exp ( x ) в двоично-десятичном коде 4-2-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

Разработать специализированный блок вычисления функции sin ( x ) в двоично-десятичном коде 3-3-2-1. Размерность – 4 декады. Выдача результата на разъем в десятичном коде, подекадно.

8. Самостоятельная работа

Состоит
в подготовке к лекциям (изучения теории) и в изучении вопросов вынесенных, на самостоятельное обучение;
подготовке к лабораторным работам;
подготовке к практическим занятиям изучение и проработка лекционного курса необходимого для решения задач.

9. Контроль знаний студентов

Тематика вопросов входного контроля

Студент должен знать:

— Теоретические основы построения ЭВМ (системы счисления, арифметические и логические операции, представление информации в ЭВМ, кодирование информации);

— Алгоритмизацию и программирование (основы алгоритмизации);

— Электронику и электротехнику (линейные и нелинейные электрические цепи, цифровая техника);

Список вопросов входного контроля:

1. Опишите свойства источника напряжения.

2. Опишите свойства источника тока.

3. Какими параметрами характеризуется переменный ток.

4. Как определить действующее значение переменного тока.

5. Сформулируйте правила Кирхгофа.

6. Начертите схему делителя напряжения и приведите выражение для

7. Начертите схему делителя напряжения с нагрузкой (активной) и

приведите выражение для U(нагрузки)=F(R1,R2,R(нагр),U(вх)).

8. Определите сопротивление двух резисторов R1 и R2,включенных

9. Определите сопротивление двух резисторов R1 и R2,включенных

10.Определите емкость двух конденсаторов, включенных последовательно.

11.Определите емкость двух конденсаторов, включенных параллельно.

12.Чему равно X(C) конденсатора C.

13.Чему равно X(L) катушки индуктивности L.

14.Приведите схему, математическое описание и временные диаграммы

работы дифференцирующей RC цепи.

15.Приведите схему, математическое описание и временные диаграммы

работы интегрирующей RC цепи.

16.Приведите ВАХ полупроводникового диода и отметьте на ней характерные участки.

17.Перечислите особенности характеристик диода Шотки.

18.Приведите ВАХ стабилитрона и отметьте характерные участки.

19.Приведите схему и основные соотношения для диодного ограничителя сигнала.

20.Приведите схему и основные соотношения для усилительного каскада с ОЭ.

21.Приведите схему и основные соотношения для усилительного каскада с ОК.

22.Приведите схему и основные соотношения для усилительного каскада с ОБ.

23.Какими основными параметрами характеризуются свойства транзистора.

24.Приведите схему и основные соотношения для насыщенного транзистора.

25.Приведите схему и основные соотношения для ненасыщенного транзистора.

26.Приведите структуру, схему включения, обозначение условное графическое

и описание работы полевого транзистора с индуцированным каналом Р типа.

27.Приведите структуру, схему включения, обозначение условное графическое

и описание работы полевого транзистора с индуцированным каналом N типа.

28.Приведите структуру, схему включения, обозначение условное графическое

и описание работы полевого транзистора с встроенным каналом Р типа.

29.Приведите структуру, схему включения, обозначение условное графическое

и описание работы полевого транзистора с встроенным каналом N типа.

30. Приведите структуру, схему включения, обозначение условное графическое

и описание работы полевого транзистора с управляющим переходом

и встроенным каналом N типа.

31. Приведите структуру, схему включения, обозначение условное графическое

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector