Buderus-trade.ru

Теплотехника Будерус
1 просмотров
Рейтинг статьи
1 звезда2 звезды3 звезды4 звезды5 звезд
Загрузка...

Двоичные и двоично-десятичные счетчики. Исследование работы счётчиков К155ИЕ5 и К155ИЕ7, выполненных в виде ИС

Двоичные и двоично-десятичные счетчики. Исследование работы счётчиков К155ИЕ5 и К155ИЕ7, выполненных в виде ИС

Исследование работы счётчиков К155ИЕ5 и К155ИЕ7, выполненных в виде ИС, а также счётчиков, реализованныx на элементах СБИС ПЛ средствами САПР Quartus II с использованием конфигурируемых библиотечных модулей.

1. Исследование 4-разрядного асинхронного счетчика К155ИЕ5

Условное изображение счетчика К155ИЕ5 приведено на рис. 1. На рис. 2 приведена функциональная схема 4-разрядного счетчика, который получается путем внешнего соединения Q1 и С2. Временные диаграммы работы построенного на базе К155ИЕ5 четырехразрядного счетчика приведены на рис. 3.

Рис. 1. Условное изображение счетчика К155ИЕ5.

Рис. 2. Функциональная схема четырехразрядного счетчика, построенного на базе К155ИЕ5.

Рис. 3. Временные диаграммы работы четырехразрядного счетчика, построенного на базе К155ИЕ5.

На базе счетчика К155ИЕ5 была разработана схема делителя частоты на 13. Схема делителя приведена на рис. 4, временная диаграмма сигнала R1, по которому производится сброс делителя частоты, приведена на рис. 5.

Рис. 4. Схема делителя частоты на 13, построенного на базе счетчика К155ИЕ5.

Рис. 5. Временная диаграмма сигнала R1, по которому производится сброс делителя.

2. Исследование 4-разрядного реверсивного двоичного счетчика К155ИЕ7

Условное изображение и функциональная схема счетчика К155ИЕ7 приведены на рис. 6. Временные диаграммы работы счетчика К155ИЕ7 приведены на рис. 7.

Рис. 6. Условное изображение и функциональная схема счетчика К155ИЕ7.

Рис. 7. Временные диаграммы работы счетчика К155ИЕ7.

3. Исследование счетчиков, построенных на СБИС ПЛ

Для реализации счетчика использовалась мегафункция LPM_COUNTER, на микросхемах семейства MAX3000A. Исследование производилось в САПР Quartus II.

Схема делителя частоты на произвольное число КД=1-255

Схема делителя изображена на рис. 8.

Рис. 8. Схема делителя частоты на 13, реализованная в САПР Quartus II.

Работа счётчика реализована в двух вариантах: в первом варианте -1 подаётся на входы data[7..0], счётчик при этом работает в режиме вычитания (временные диаграммы работы делителя приведены на рис. 9). Второй вариант: 256 — подаётся на вход data[7..0], счётчик работает в режиме сложения (временные диаграммы работы делителя приведены на рис. 10).

Рис. 9. Временные диаграммы работы делителя частоты на 13, работающего по первому варианту.

Рис. 10. Временные диаграммы работы делителя частоты на 13, работающего по второму варианту.

Схема делителя частоты с использованием асинхронной загрузки и временные диаграммы работы по двум вариантам представлены на рис. 11-13.

Рис. 11. Схема делителя частоты на 13 с использованием асинхронной загрузки, реализованная в САПР Quartus II.

Рис. 12. Временные диаграммы работы делителя частоты на 13 с использованием асинхронной загрузки, работающего по первому варианту.

Рис. 12. Временные диаграммы работы делителя частоты на 13 с использованием асинхронной загрузки, работающего по второму варианту.

Схема двухтетрадного двоично-десятичного счётчика

Схема, построенная из двух счётчиков с модулем счёта 10, представлена на рис. 14.

Временные диаграммы работы счетчика представлены на рис. 15.

Рис. 14. Схема двухтетрадного двоично-десятичного счетчика, построенная в САПР Quartus II.

Читайте так же:
Платить ли одн при установленных счетчиках

Рис. 15. Диаграммы работы двухтетрадного двоично-десятичного счетчика.

Схема преобразователя двоичного кода в двоично-десятичный

Схема преобразователя и временные диаграммы работы приведены на рис. 16, 17.

Рис. 16. Схема преобразователя двоичного кода в двоично-десятичный, построенная в САПР Quartus II.

Рис. 17. Временные диаграммы работы преобразователя двоичного кода в двоично-десятичный при различных входных данных.

Схема накапливающего сумматора

Схема накапливающего сумматора совпадает со схемой преобразователя двоичного кода в десятичный. Временные диаграммы работы сумматора приведены на рис. 18.

Рис. 18. Временные диаграммы работы сумматора.

1. Исследование 4-разрядного счётчика К155ИЕ5

На рис. 3. показаны все значения выходов, которые может принимать 4-разрядный счетчик на базе К155ИЕ5, от 0 до 15.

Делитель, построенный на основе счётчика К155ИЕ5, производит деление частоты синхроимпульсов на 13. На рис. 5 видно, что за один период появления R1 появляется 13 синхроимпульсов, поэтому можно говорить, что схема построена правильно.

2. Исследование 4-разрядного реверсивного счётчика К155ИЕ7

Была рассмотрена работа счетчика в режиме счёта (V=1, R=0) на сложение (С1=CLK, C2=1), на вычитание (С1=1, C2= CLK). В режиме счёта на сложение на выходе переноса P + формируется импульс отрицательной полярности при Q=15 (1111), выход заёма Р — =1. При счёте на вычитаниеP + =1, а на выходе Р — импульс отрицательной полярности формируется при Q=0 (0000). Длительность импульса переноса и заёма равна времени паузы синхросигнала.

3.Исследование счётчиков, построенных на СБИС ПЛ

Схема делителя частоты на произвольное число КД=1-255

Схема делителя была реализована по двум вариантам. Рис. 9 и 10 демонстрируют работу делителя при =13, т.е. за один период выходного сигнала "cout" формируется 13 синхроимпульсов.

В схеме с асинхронной загрузкой время импульса выходного сигнала "Out" меньше, чем при синхронной загрузке, но время периода не меняется. Делитель работает правильно.

Схема двухтетрадного двоично-десятичного счётчика

Для реализации схемы были использованы счётчики с модулем счёта 10. При этом перенос в младший разряд второго счётчика (который отвечает за "десятки") производился при формировании переноса из старшего разряда первого счётчика ("единицы"). Таким образом, была получена схема двухтетрадного двоично-десятичного счётчика, на выходе которой могут быть получены значения 0-99.

Схема преобразователя двоичного кода в двоично-десятичный

Для реализации схемы были использованы двухтетрадный двоично-десятичный счётчик на сложение и двоичный 8-разрядный счётчик на вычитание. В схеме был использован импульс запуска ("LOAD"), при формировании которого в начале работы преобразователя в двоичный счётчик загружается преобразуемый код. Как только формируется перенос из старшего разряда в двоичном счетчике, на выходе двоично-десятичного счетчика получается преобразованный код. Ввиду того, что запрещение счета производится по низкому уровню, на выходе переноса из старшего разряда использован инвертор.

Схема накапливающего сумматора

В данной схеме производится последовательное преобразование двоичного кода в двоично-десятичный без сброса в "0" после каждого преобразования. Очередное слагаемое подается при подаче импульса со входа Load. Частота этих импульсов зависит от чисел, которые суммируются – если нужно дождаться, когда счетчик досчитает до нужного значения. Если слагаемые неизвестны, то придется рассчитывать время между слагаемыми, исходя из максимального значения – 100 тактов.

Читайте так же:
Добавить счетчик яндекс доступ

Цифровые схемы — Счетчики

В предыдущих двух главах мы обсуждали различные регистры сдвига и счетчики с использованием D-триггеров . Теперь давайте обсудим различные счетчики, используя T-триггеры. Мы знаем, что T триггер переключает выход либо для каждого положительного фронта тактового сигнала, либо для отрицательного фронта тактового сигнала.

Бинарный счетчик «N» состоит из «N» T триггеров. Если счетчик считает от 0 до 2 ? — 1, то он называется двоичным повышающим счетчиком . Точно так же, если счетчик ведет обратный отсчет от 2 ? — 1 до 0, то он называется двоичным обратным счетчиком .

Существует два типа счетчиков, основанных на триггерах, которые подключены синхронно или нет.

  • Асинхронные счетчики
  • Синхронные счетчики

Асинхронные Счетчики

Если триггеры не получают тот же тактовый сигнал, то этот счетчик называется асинхронным счетчиком . Выходной сигнал системных часов применяется в качестве тактового сигнала только для первого триггера. Оставшиеся триггеры получают тактовый сигнал с выхода предыдущего триггера. Следовательно, выходы всех триггеров не изменяются (влияют) одновременно.

Теперь давайте обсудим следующие два счетчика один за другим.

  • Асинхронный двоичный счетчик
  • Асинхронный двоичный счетчик

Асинхронный двоичный счетчик

N-битный асинхронный двоичный счетчик состоит из «N» T триггеров. Он отсчитывает от 0 до 2 ? — 1. Блок-схема 3-битного асинхронного двоичного счетчика с повышением частоты показана на следующем рисунке.

Асинхронный двоичный счетчик

3-битный асинхронный двоичный счетчик содержит три триггера, и Т-вход всех триггеров подключен к «1». Все эти триггеры запускаются по отрицательному фронту, но выходы изменяются асинхронно. Тактовый сигнал напрямую подается на первый Т-триггер. Таким образом, выход первого T триггера переключается для каждого отрицательного фронта тактового сигнала.

Выход первого триггера T применяется в качестве тактового сигнала для второго триггера T. Таким образом, вывод второго T-триггера переключается для каждого отрицательного фронта вывода первого T-триггера. Аналогично, выход третьего T-триггера переключается для каждого отрицательного фронта выхода второго T-триггера, поскольку выход второго T-триггера действует как тактовый сигнал для третьего T-триггера.

Предположим, что начальный статус T триггеров с крайнего правого на самый левый равен Q 2 Q 1 Q 0 = 000 . Здесь Q 2 & Q 0 — это MSB и LSB соответственно. Мы можем понять работу 3-битного асинхронного двоичного счетчика из следующей таблицы.

Нет отрицательного края часовQ (LSB)Q 1Q 2 (MSB)
11
21
311
41
511
611
7111

Здесь Q 0 переключается для каждого отрицательного фронта тактового сигнала. Q 1 переключается для каждого Q 0 , который идет от 1 до 0, в противном случае остается в предыдущем состоянии. Аналогично, Q 2 переключается для каждого Q 1 , который изменяется от 1 до 0, в противном случае остается в предыдущем состоянии.

Начальное состояние T-триггеров в отсутствие тактового сигнала: Q 2 Q 1 Q 0 = 000 . Это значение увеличивается на единицу для каждого отрицательного фронта тактового сигнала и достигает максимального значения на 7- ом отрицательном фронте тактового сигнала. Этот шаблон повторяется, когда применяются дополнительные отрицательные фронты тактового сигнала.

Блок-схема 3-битного асинхронного двоичного счетчика с понижением аналогична блок-схеме 3-битного асинхронного двоичного счетчика с повышением частоты. Но единственное отличие состоит в том, что вместо подключения обычных выходов одноступенчатого триггера в качестве тактового сигнала для триггера следующей ступени, подключите дополненные выходы одноступенчатого триггера в качестве тактового сигнала для триггера следующей ступени. Дополняемый вывод идет от 1 до 0 так же, как нормальный вывод идет от 0 до 1.

Читайте так же:
Статические счетчики активной энергии госты

Предположим, что начальный статус T триггеров с крайнего правого на самый левый равен Q 2 Q 1 Q 0 = 000 . Здесь Q 2 & Q 0 — это MSB и LSB соответственно. Мы можем понять работу 3-битного асинхронного двоичного счетчика с понижением из следующей таблицы.

Нет отрицательного края часовQ (LSB)Q 1Q 2 (MSB)
1111
211
311
41
511
61
71

Здесь Q 0 переключается для каждого отрицательного фронта тактового сигнала. Q 1 переключается для каждого Q 0 , который идет от 0 до 1, в противном случае остается в предыдущем состоянии. Аналогично, Q 2 переключается для каждого Q 1 , который идет от 0 до 1, в противном случае остается в предыдущем состоянии.

Начальное состояние T-триггеров в отсутствие тактового сигнала: Q 2 Q 1 Q 0 = 000 . Это уменьшается на единицу для каждого отрицательного фронта тактового сигнала и достигает того же значения на 8- ом отрицательном фронте тактового сигнала. Этот шаблон повторяется, когда применяются дополнительные отрицательные фронты тактового сигнала.

Синхронные Счетчики

Если все триггеры получают один и тот же тактовый сигнал, то этот счетчик называется синхронным счетчиком . Следовательно, выходы всех триггеров изменяются (влияют) одновременно.

Теперь давайте обсудим следующие два счетчика один за другим.

  • Синхронный двоичный счетчик
  • Синхронный двоичный счетчик

Синхронный двоичный счетчик

N-битный синхронный двоичный счетчик состоит из «N» T триггеров. Он отсчитывает от 0 до 2 ? — 1. Блок-схема 3-разрядного синхронного двоичного счетчика с повышением частоты показана на следующем рисунке.

Синхронный двоичный счетчик

3-разрядный синхронный двоичный счетчик содержит три Т-триггера и один 2-входной логический элемент И. Все эти триггеры запускаются по отрицательному фронту, и выходы триггеров изменяются (влияют) синхронно. Т-входы первого, второго и третьего триггеров равны 1, Q 0 и Q 1 Q 0 соответственно.

Выход первого T-триггера переключается для каждого отрицательного фронта тактового сигнала. Выход второго триггера T переключается для каждого отрицательного фронта тактового сигнала, если Q 0 равно 1. Выход третьего триггера T переключается для каждого отрицательного фронта тактового сигнала, если оба Q 0 & Q 1 равны 1.

Синхронный двоичный счетчик

N-битный синхронный двоичный счетчик состоит из «N» T триггеров. Он отсчитывает от 2 ? до 1 до 0. Блок-схема 3-битного двоичного счетчика с синхронным понижением частоты показана на следующем рисунке.

Синхронный двоичный счетчик

3-битный двоичный счетчик с синхронным понижением содержит три T-триггера и один 2-входной вентиль AND. Все эти триггеры запускаются по отрицательному фронту, и выходы триггеров изменяются (влияют) синхронно. Т-входы первого, второго и третьего триггеров равны 1, Q 0 ′ &’ Q 1 ′ Q 0 ′ соответственно.

Выход первого T-триггера переключается для каждого отрицательного фронта тактового сигнала. Выход второго триггера T переключается для каждого отрицательного фронта тактового сигнала, если Q 0 ′ равен 1. Выход третьего триггера T переключается для каждого отрицательного фронта тактового сигнала, если оба Q 1 ′ & Q 0 ′ равны 1.

K155ИЕ7

Схема К155ИЕ7 представляет собой синхронный 4-разрядный реверсивный двоичный счётчик. Отличительной особенностью схемы является возможность параллельной записи информации в счётчике.

Схема имеет два счётных входа (вход в режиме суммирования +1 и вход режиме вычитания), четыре входа параллельной записи D1-D4, вход установки в «0» R, выходы четырёх разрядов счётчика 1, 2, 3, 4, выходы прямого переноса P+ и обратного переноса P-, позволяющие осуществлять каскадное соединение счётчиков без дополнительной логики.

Читайте так же:
Акт контрольной проверки счетчика

  • режим установки логического «0»;
  • режим параллельной записи;
  • режим хранения, режим счёта.

Состояние входов и выходов счётчика при различных режимах его работ.

Режим работы счётчика.ВходВыход
RVD1D2+1-112
Установка в «0»1XXXXX
Запись1XX1
ХраниеXX1
Счёт в режиме суммирования1X1**
Счёт в режиме вычитания1XX1**

  1. В таблице для примера приведены состояния двух информационных входов и соответствующих им выходов.
  2. * состояние счётчика меняется в соответствии с диаграммой работы, представленной на рис.

На выходе прямого переноса P+ импульс отрицательной полярности формируется при переполнении счётчика, т.е. при появлении в нём максимального числа 15 и при условии, что тактирующий импульс, поданный на вход +1, находится на уровне логического «0». На выходе обратного переноса P- импульс формируется при появлении на всех разрядов счётчика логического «0» и когда тактовый импульс, поданный на вход -1, находится в состоянии логического «0». Длительность импульсов на выходах P+ и P- равна длительности отрицательного импульса на счётном входе.

Каскадное соединение счётчиков образуется соединением выхода прямого переноса P+ со счётным входом +1 следующего счётчика, а также соединением выхода обратного переноса P- со счётным входом -1 следующего счётчика.

Источник:Справочник по микросхемам серии К155.
Составитель: Рахимов Т.М.

Двоичный счет

Одной из наиболее важных функций цифровой электроники является счет. За исключением только что рассмотренного кольцевого счетчика, счет, как правило, выполняется в двоичной системе, поскольку мы всегда имеем дело со схемами, имеющими два состояния. Преобразование двоичного представления числа в десятичное легко осуществляется всего одной ИС дешифратора.

Основным элементом большинства двоичных счетчиков является триггер типа ведущий—ведомый или триггер, срабатывающий по фронту, используемые в режиме переключения (смены состояния) при поступлении каждого тактового импульса. На рис. 13.28 показан 4-разрядный двоичный счетчик, образованный включенными последовательно /^-триггерами. На все входы J и К подана логическая 1, так что триггеры работают в режиме переключения. Выходы всех триггеров первоначально можно установить в нулевое состояние, подавая на короткое время логическую 1 на общий вход сброса. После этого схема готова считать входные импульсы. Результат двоичного счета получается на выходах с А по D, и важно отметить, что выход А, хотя и расположен слева, в действительности является младшим значащим разрядом (МЗР). Поэтому число следует читать в следующем порядке: DCBA, и таблица на рис. 13.29 подтверждает это.

ИС 74LS93 (аналог 555ИЕ5. — Примеч. перев.) является 4-разрядным двоичным счетчиком; на рис. 13.30 показаны цоколевка этой ИС и ее внутреннее устройство. Отметим, что триггер А не соединен с тремя другими для того, чтобы иметь возможность независимого счета до 2 и до 8. Триггер А считает импульсы, поступающие на его вход по модулю 2, тогда как на выходах триггеров В, Си D присутствует результат счета импульсов, поступающих на вход триггера В, по модулю 8. Все триггеры имеют общую шину сброса. Для создания обычного 4-разрядного счетчика выход триггера А соединяется с входом триггера В.

Рис. 13.28. 4-разрядный двоичный счетчик, образованный последовательно включенными JK- триггерами.

Рис. 13.29. Значения сигналов на выходах 4-разрядного двоичного счетчика.

Рис. 13.30. 4-разрядный двоичный ТТЛ-счетчик 74LS93: цоколевка и внутреннее устройство. NC означает не используемые выводы. GND — вывод заземления.

Рис. 13.31. Сигналы на входе и выходах 4-разрядного двоичного счетчика.

На рис. 13.31 показаны сигналы на входе и выходах 4-разрядного двоичного счетчика, где видно, что все выходные сигналы имеют коэффициент заполнения, равный единице, а частота их следования понижается каждым триггером вдвое. Стоит заметить, между прочим, что если для различных целей при проведении экспериментов требуется прямоугольный сигнал с коэффициентом заполнения, равным единице, то простейший путь достичь полной симметрии состоит в следующем: генерируются периодические импульсы с удвоенной частотой, а затем применяется триггер для деления на два, гарантирующий точное равенство единице коэффициента заполнения.

Входы сброса и модуль счета

Все четыре триггера в ИС 74LS93 можно перевести в нулевое состояние с помощью входов сброса и RQ . Чтобы сбросить триггеры в нулевое состояние, на оба входа сброса необходимо подать логическую 1 одновременно. Чтобы разрешить счет, следует хотя бы один вход сброса заземлить (установить уровень логического 0).

Наличие двух входов сброса делает ИС 74LS93 очень гибким устройством. Подавая на входы сброса различные комбинации выходных сигналов, можно получить множество различных последовательностей состояний счетчика. Обращаясь к таблице истинности на рис. 13.29, нетрудно убедиться, что счетчик может автоматически сбрасываться при достижении определенного числа. Например, если соединить вход R0<1) с выходом D, а вход RQ(2) с выходом В, то счетчик нормально работает до того момента, пока на выходах не появится комбинация 1010, когда он сбрасывается в ноль. На рис. 13.32 представлена таблица подключения входов сброса для получения различных модулей счета. Применяя такие схемы с «обратной связью для сброса», разработчик должен иметь в виду, что процедура сброса занимает конечное время (приблизительно 40 не), так что непосредственно перед установкой в ноль на выходах будут появляться кратковременные «выбросы» или «глюки». Это не имеет значения в таких случаях, как подключение счетчика к индикатору напрямую, но могут возникнуть некоторые проблемы, если какой-либо из выходов используется другой схемой в качестве источника тактовых импульсов.

Такие выбросы являются причиной непредсказуемой или неустойчивой работы цифровых устройств; часто они возникают из-за различного времени срабатывания, что приводит к временным «гонкам» импульсов по раз-

Рис. 13.32. Счет с помощью 4-разрядного двоичного счетчика 74LS93 по различному модулю.

личным участкам схемы. Поэтому разные экземпляры серийных образцов могут приводить к совершенно непохожим результатам в зависимости от того, какой импульс «выиграет гонку».

Литература: М.Х.Джонс, Электроника — практический курс Москва: Техносфера, 2006. – 512с. ISBN 5-94836-086-5

голоса
Рейтинг статьи
Ссылка на основную публикацию
Adblock
detector